凯发app-凯发天生赢家 >关于创龙 > 新闻资讯 > 技术文章
联系凯发app
contact us公司总机:020-8998-6280
技术热线:020-3893-9437
技术邮箱:support@tronlong.com
销售邮箱:sales@tronlong.com
基于fpga的两种sdi视频方案(gtx 外接芯片)
2021/02/04
基于fpga的两种sdi视频方案(gtx 外接芯片)-凯发app
sdi接口,全称是“数字分量串行接口(serial digital interface)”。按速率可分为标准清新度sd-sdi、高清标准hd-sdi和3g-sdi,其对应速率分别是270mb/s、1.485gb/s和2.97gb/s。目前在航空航天、军事、医疗、交通等领域,sdi的应用广泛度仅次于cameralink接口。
图1
sdi接口优势:
(1) 消耗gtx更少,消耗io更少
如果使用gtx总线,仅需1对gtx,而hdmi则需要3对gtx。cameralink接口由于走lvds信号,base模式下需要11对lvds信号,full模式下需要22对lvds信号,消耗io数量比gtx sdi多了很多。
(2) 传输更稳定
相较于hdmi接口,sdi接口的自锁扣设计更加稳定可靠,不易脱落,不会因人为因素造成信号中断。
(3) 传输距离更长
串行接口是指逐位数据的顺序传输。它的特点是通讯线简单。只要一对传输线可以实现双向通信,特别适合于长距离通信。从理论上讲,sdi的传输距离可以达到100m。
(4) 成本更低
sdi接口平均每米价格约为4元,相较于hdmi接口的平均每米价格约为10元,sdi接口成本更低。
创龙科技(tronlong)的kintex-7、zynq-7045/7100等fpga板卡通过fmc视频模块已实现两种sdi视频输入/视频输出方案:gtx 外接芯片。本文将为您分享基于kintex-7 fpga评估板、tl2971a/2972f视频模块的3g-sdi视频输入/输出开发案例,使用外接芯片方式。tl2971a/2972f视频模块模块亦可支持gtx方式。
本文基于创龙科技tlk7-evm评估板、tl2971a/2972f视频模块进行演示。
1.1 tlk7-evm评估板
tlk7-evm是一款基于xilinx kintex-7系列fpga设计的高端评估板,由核心板和评估底板组成。核心板经过专业的pcb layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。
评估板接口资源丰富,引出fmc、sfp 、pcie、sata、hdmi等接口,方便用户快速进行产品方案评估与技术预研。
图2 tlk7-evm评估板
开发案例主要包括:
l cameralink、sdi、hdmi、pal视频输入/输出案例
l 高速ad(ad9613)采集 高速da(ad9706)输出案例
l ad9361软件无线电案例
l udp(10g)光口通信案例
l udp(1g)光口通信案例
l aurora光口通信案例
l pcie通信案例
1.2 tl2971a/2972f视频模块
tl2971a/2972f是一款基于fmc lpc标准设计的3g-sdi视频输入/输出模块,与创龙科技zynq-7000/kintex-7/artix-7等评估板配套使用。以下为此模块特点:
(1)通过gtx高速串行总线引出1路sdi视频输入接口,最高支持2.97gb/s(1080p60)。
(2)通过gtx高速串行总线引出1路sdi视频输出接口,最高支持2.97gb/s(1080p60)。
(3)通过gs2971a芯片引出1路sdi视频输入接口,最高支持2.97gb/s(1080p60)。
(4)通过gs2972芯片引出1路sdi视频输出接口,最高支持2.97gb/s(1080p60)。
(5)采用标准bnc连接器,支持视频设备热插拔。
图3 tl2971a/2972f视频模块
案例源码、产品资料(用户手册、核心板硬件资料、产品规格书)可点击下方链接或扫码二维码获取。
图4
扫描下方二维码,即可申请tlk7-evm评估板进行快速评估,免费哦!
图5
本案例为通过gs2971a、gs2972芯片引出sdi视频输入、输出案例。通过gtx高速串行总线引出的sdi视频输入、输出案例即将发布,敬请期待。
案例功能:评估板通过fmc视频模块tl2971a/2972f的sdi in接口进行1080p60视频采集,并通过tl2971a/2972f模块的sdi out接口将采集到的视频进行输出。
将创龙科技的tl2971a/2972f模块连接至评估板fmc1接口,评估板j1跳线帽选择3.3v档位,以配置fmc io的bank电压为3.3v。
准备一台拥有hdmi out接口的pc机(例如笔记本),通过hdmi数据线将pc机hdmi out接口连接至hdmi转sdi模块(厂家:玩视,型号:3g hdmi to sdi audio)input接口,pc机hdmi out接口用作图像输出。通过sdi数据线将tl2971a/2972f模块的sdi in接口连接至hdmi转sdi模块的output接口。
通过sdi数据线将tl2971a/2972f模块的sdi out接口连接至sdi转hdmi模块(厂家:玩视,型号:3g sdi to hdmi audio)的input接口,再通过hdmi数据线将一台hdmi显示屏连接至sdi转hdmi模块的output接口,hdmi显示屏用作图像显示。
图6
图7
运行程序,即可看到串口调试终端打印如下信息,然后在pc机的显卡设置(或图形属性)中,按照下图设置hdmi分辨率为1920x1080、刷新率为60phz。
图8
图9
此时,hdmi显示屏将显示pc机hdmi out接口输出的图像。
图10
图11
microblaze裸机源码为"sw\baremetal_demo\project\sdi_capture_display\src\",关键代码说明如下。
(1) 初始化vdma,将采集到的视频数据缓存至ddr,并将视频数据搬运至axi4-stream to video out ip核,再进行sdi视频输出。
图12
点击block design开发界面下的"address editor"选项,可查看ip核分配的地址,microblaze可通过对应地址对ip核进行控制。
图13
vivado工程顶层文件为"hw\project\sdi_capture_display.srcs\sources_1\imports\hdl\sdi_capture_display.v",关键代码说明如下。
(1) 定义模块接口。
图14
(2) 使用startupe2原语输出复位信号。
图15
(3) 调用block design。
图16
6.1 vdma ip核
本案例使用vdma ip核进行视频数据缓存。
vdma(axi video direct memory access) ip核开发文档为产品资料“6-开发参考资料\xilinx官方参考文档\”目录下的pg020_axi_vdma.pdf,具体配置说明如下。
(1) frame buffer配置为3个。
(2) write burst size、read burst size均配置为16。
(3) 读通道的stream date width配置为24。
(4) 读/写通道的line buffer depth均配置为1024。
图17
(5) 点击advanced,保持默认配置,即可避免vdma同时读写同一个buffer,造成视频数据传输乱码。
图18
6.2 video in to axi4-stream ip核
本案例使用video in to axi4-stream ip核将并行视频信号转换为axi4-stream视频流。
video in to axi4-stream ip核开发文档为产品资料“6-开发参考资料\xilinx官方参考文档\”目录下的《pg043_v_vid_in_axi4s.pdf》,具体配置说明如下。
(1) 视频格式配置为yuv 4:2:2。
(2) 数据位宽配置为10bit。
(3) clock mode配置为independent(独立时钟)。
图19
6.3 axi4-stream to video out ip核
本案例使用axi4-stream to video out ip核将axi4-stream视频流转化为并行视频信号。
axi4-stream to video out ip核开发文档为产品资料“6-开发参考资料\xilinx官方参考文档\”目录下的《pg044_v_axis_vid_out.pdf》,具体配置说明如下。
(1) 视频格式配置为yuv 4:2:2。
(2) 数据位宽配置为10bit。
(3) clock mode配置为independent(独立时钟)。
图20
6.4 vtc ip核
本案例使用vtc ip核产生用于视频输出的时序。
vtc(video timing controller) ip核开发文档为产品资料“6-开发参考资料\xilinx官方参考文档\”目录下的《pg016_v_tc.pdf》,具体配置说明如下。
(1) 点击detection/generation,确保不勾选"include axi4-lite interface"及"enable detection"。
图21
(2) 点击default/constant,video mode设为1080p,其余配置保持默认。
图22
6.5 clocking wizard ip核
本案例使用clocking wizard ip核产生用于视频输出的像素时钟(148.5mhz,对应1080p60)。
clocking wizard ip核开发文档为产品资料“6-开发参考资料\xilinx官方参考文档\”目录下的《pg065-clk-wiz.pdf》,具体配置如下。
图23
kintex-7 fpga交流群:311416997、101245165
zynq-7000交流群:645235672、193393878